DDR3接口/Gbps高速差分SIPI設(shè)計培訓(xùn)課程

2019-03-15  by:CAE仿真在線  來源:互聯(lián)網(wǎng)


課程簡介

DDR3接口工作不穩(wěn)定、系統(tǒng)死機、數(shù)據(jù)讀寫頻繁出錯?!

為什么?該如何解決?怎樣設(shè)計才能一板成功?

5Gbps/10Gbps/28Gbps等高速差分接口,誤碼率高、鏈路工作不穩(wěn)定?!

問題出在哪里?如何解決?怎樣設(shè)計才能一板成功?

本課程帶來的是:解決故障的清晰思路、一板成功的設(shè)計秘訣!

在長期為客戶解決問題并整改的過程中,我們發(fā)現(xiàn),DDR3接口、Gbps高速差分接口是出問題極多的兩個部分,大量的整改項目都和這兩個接口的問題有關(guān)。

在幫助客戶解決故障過程中,我們發(fā)現(xiàn)了大量問題:整體設(shè)計不合理、關(guān)鍵點控制不到位、細節(jié)優(yōu)化不到位......

為了提高一板成功率,基于對故障成因的深度分析,本課程對這兩種接口的信號完整性及電源完整性設(shè)計進行了精心梳理,內(nèi)容涵蓋:SIPI設(shè)計的關(guān)鍵點、優(yōu)化設(shè)計方法、必須注意的細節(jié)問題、怎樣做好設(shè)計控制、必要知識點等等。

課程收益

思路清晰地解決故障。系統(tǒng)的優(yōu)化設(shè)計方法,大幅度提升一板成功率!

課程對象

從事硬件開發(fā)部門主管、硬件項目負責(zé)人、SI工程師、硬件開發(fā)工程師、PCB設(shè)計工程師、測試工程師、系統(tǒng)工程師、質(zhì)量管理人員等。


課程大綱

《DDR3接口/Gbps高速差分SIPI設(shè)計》

第一部分:DDR3接口SIPI設(shè)計

1、DDR3 接口 SI/PI 設(shè)計內(nèi)容

  • DDR3 接口介紹

  • DDR3 接口信號電源要求

  • DDR3 接口SI/PI 設(shè)計包含哪些內(nèi)容?

  • 如何評價DDR接口信號質(zhì)量?

  • 導(dǎo)致眼圖惡化的因素

  • 時序分析ABC

  • 影響時序的因素

  • Timing Budget 示例

2、DQ/DQS 信號組

  • 了解SSTL的脾氣

  • ODT和ZQcalibration

  • 走線阻抗:50歐? 45歐?40歐? …………

  • 間距控制:1.5X? 2X ? 2.5X ? …………

  • 如何優(yōu)化Ron、Z0、ODT組合

  • 影響時序的因素分析

  • 扇出長度問題

  • 走線中途過孔的處理

  • 怎樣規(guī)劃層疊和參考平面?

3、ADDR/CMD/CNTL_CLOCK信號組

  • 常用拓撲結(jié)構(gòu)及端接

  • 摸透Fly-by 結(jié)構(gòu)的脾氣

  • 鏈中容性負載的影響

  • 容性負載補償

  • VTT 上拉電阻的選擇

  • 主干線長度、DDR區(qū)域分段長度、尾巴長度等的影響

  • 驅(qū)動器封裝引起的波形變化

  • DDR芯片封裝引起的信號惡化

  • DDR芯片扇出過孔的影響、扇出長度的影響

  • Fly-by 結(jié)構(gòu)中不同位置的眼圖特點

  • Fly-By結(jié)構(gòu)綜合優(yōu)化

  • Fly-By結(jié)構(gòu)的等長設(shè)置

  • Timing Budget: 示例

  • 影響jitter的因素分析

  • T拓撲與端接

4、DDR3接口電源設(shè)計

  • VDD/VDDQ電源設(shè)計

  • VTT電源設(shè)計

  • VREF電源設(shè)計

5、信號質(zhì)量及時序優(yōu)化要點

  • 如何選擇阻抗

  • 層疊設(shè)置必須注意的問題

  • Date lane優(yōu)化要點

  • ADDR/CMD/CNTL/CLK優(yōu)化要點

  • DDR3接口布線優(yōu)化要點

  • VDD/VDDQ電源設(shè)計要點

  • VTT電源設(shè)計要點

  • VREF電源設(shè)計要點

6、DDR3 接口仿真方法

  • 仿真設(shè)置關(guān)鍵點

  • 如何解讀仿真結(jié)果

  • 信號質(zhì)量仿真、演示

  • 眼圖質(zhì)量仿真、演示

  • 時序仿真、演示

第二部分:Gbps高速差分SIPI設(shè)計

1、高速差分設(shè)計8個關(guān)鍵控制點

  • 高速差分互連系統(tǒng)結(jié)構(gòu)

  • 眼圖關(guān)鍵特征參數(shù)解讀

  • 高速差分設(shè)計8個關(guān)鍵控制點

2、S參數(shù)及TDR

  • 理解S參數(shù)

  • 利用S參數(shù)提取信息

  • 利用S參數(shù) debug

  • 反射與TDR

  • TDR 分辨率

3、耦合干擾問題

  • 同層線間串擾

  • 層間串擾

  • 孔與孔的耦合干擾

  • 回流路徑引起的耦合干擾

  • 通過電源系統(tǒng)產(chǎn)生耦合干擾

  • 各種耦合干擾的規(guī)避措施

4、抖動問題

  • 引起抖動的常見因素

  • 耦合干擾如何影響抖動

  • ISI 如何影響抖動

  • AC耦合電容如何影響抖動

  • 阻抗不連續(xù)如何影響抖動

  • 參考平面如何影響抖動

  • 電源噪聲如何影響抖動

  • 差分對配置如何影響抖動

  • 差分不對稱性影響抖動

5、差分、共模的轉(zhuǎn)換

  • 詳解模態(tài)轉(zhuǎn)換

  • 模態(tài)轉(zhuǎn)換對眼圖質(zhì)量的影響

  • 解決模態(tài)轉(zhuǎn)換問題的各種措施

6、互連通道阻抗優(yōu)化

  • 阻抗連續(xù)性優(yōu)化內(nèi)容

  • 過孔研究及優(yōu)化

  • 金手指焊盤特性及優(yōu)化

  • AC耦合電容焊盤優(yōu)化

7、電源優(yōu)化設(shè)計

  • 摸透磁珠濾波器的脾氣

  • L型還是PI型

  • 負載之間的電源干擾

  • 優(yōu)化電源樹結(jié)構(gòu)

  • 電源樹優(yōu)化示例

  • SERDES接口模擬電源設(shè)計要點


開放分享:優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才

相關(guān)標簽搜索:DDR3接口/Gbps高速差分SIPI設(shè)計培訓(xùn)課程 HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無線電仿真 HFSS電磁場仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識 HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析 

編輯
在線報名:
  • 客服在線請直接聯(lián)系我們的客服,您也可以通過下面的方式進行在線報名,我們會及時給您回復(fù)電話,謝謝!
驗證碼

全國服務(wù)熱線

1358-032-9919

廣州公司:
廣州市環(huán)市中路306號金鷹大廈3800
電話:13580329919
          135-8032-9919
培訓(xùn)QQ咨詢:點擊咨詢 點擊咨詢
項目QQ咨詢:點擊咨詢
email:kf@1cae.com